-
1 segment descriptor cache
English-Russian electronics dictionary > segment descriptor cache
-
2 segment descriptor cache
The New English-Russian Dictionary of Radio-electronics > segment descriptor cache
-
3 Code Segment Descriptor Cache
Универсальный русско-английский словарь > Code Segment Descriptor Cache
-
4 Data Segment Descriptor Cache
Универсальный русско-английский словарь > Data Segment Descriptor Cache
-
5 Extra Segment Descriptor Cache
Универсальный русско-английский словарь > Extra Segment Descriptor Cache
-
6 Stack Segment Descriptor Cache
Универсальный русско-английский словарь > Stack Segment Descriptor Cache
-
7 Task State Segment Descriptor Cache
Универсальный русско-английский словарь > Task State Segment Descriptor Cache
-
8 segment descriptor
в архитектуре процессоров 80х86 каждый активный сегмент имеет 8-байтовый дескриптор, присутствующий в одной или нескольких таблицах дескрипторов (segment descriptor table) и указывающий размер сегмента, его базовый адрес, режим доступа и, в частности, режим работы по умолчанию - 16-или 32-разрядный, что сделано для совместимости с ПО для ранних версий этих процессоровАнгло-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > segment descriptor
-
9 descriptor cache
специализированная кэш-память в системе управления виртуальной памятью процессоров Intel, реализованная в процессорах начиная с 80286 для быстрого доступа к дескрипторам сегментов (segment descriptor)Англо-русский толковый словарь терминов и сокращений по ВТ, Интернету и программированию. > descriptor cache
-
10 cache
вчткеш; кеш-память || использовать кеш; помещать в кеш; сохранять в кеше; проф. кешировать- advanced transfer cache
- backside cache
- built-in cache
- data cache
- direct-map cache
- direct-mapped cache
- disk cache
- external cache
- first-level cache
- four-way set associative cache
- full associative cache
- fully associative cache
- hardware cache
- instruction cache
- integrated cache
- internal cache
- L1 cache
- L2 cache
- L3 cache
- memory cache
- motherboard cache
- on-board cache
- pixel cache
- primary cache
- processor's cache
- RAM cache
- secondary cache
- second-level cache
- sectored cache
- segment descriptor cache
- set associative cache
- simply write cache
- software cache
- texture cache
- third-level cache
- two-level cache
- two-way set associative cache
- unsectored cache
- vertex cache
- virtual cache
- write cache
- write back cache
- write behind cache
- write through cache -
11 cache
вчт.кэш; кэш-память || использовать кэш; помещать в кэш; сохранять в кэше; проф. кэшировать- backside cache
- built-in cache
- cache on a stick
- data cache
- direct-map cache
- direct-mapped cache
- disk cache
- external cache
- first-level cache
- four-way set associative cache
- full associative cache
- fully associative cache
- hardware cache
- instruction cache
- integrated cache
- internal cache
- L2 cache
- L3 cache
- L1 cache
- memory cache
- motherboard cache
- on-board cache
- pixel cache
- primary cache
- processor's cache
- RAM cache
- secondary cache
- second-level cache
- sectored cache
- segment descriptor cache
- set associative cache
- simply write cache
- software cache
- texture cache
- third-level cache
- two-level cache
- two-way set associative cache
- unsectored cache
- vertex cache
- virtual cache
- write back cache
- write behind cache
- write cache
- write through cacheThe New English-Russian Dictionary of Radio-electronics > cache
-
12 кэш сегментных дескрипторов
Русско-английский словарь по электронике > кэш сегментных дескрипторов
-
13 кэш сегментных дескрипторов
Русско-английский словарь по радиоэлектронике > кэш сегментных дескрипторов
-
14 CSDC
1) Сокращение: Circuit Switched Digital Capability2) Вычислительная техника: Code Segment Descriptor Cache (register, CS, Intel, CPU) -
15 DSDC
1) Военный термин: data systems design center2) Вычислительная техника: Data Segment Descriptor Cache (register, DS, Intel, CPU) -
16 ESDC
1) Военный термин: equipment statistical data card2) Вычислительная техника: Extra Segment Descriptor Cache (register, ES, Intel, CPU) -
17 SSDC
1) Военный термин: Space and Strategic Defense Command, software systems development center2) Сокращение: Social Science Documentation Center, Space & Strategic Defense Command (Army), Space & Strategic Defense Command (US Army)3) Вычислительная техника: Stack Segment Descriptor Cache (register, SS, Intel, CPU)4) Электротехника: supplementary subsynchronous damping control -
18 TSSDC
Вычислительная техника: Task State Segment Descriptor Cache (CPU)
См. также в других словарях:
ESDC — Extra Segment Descriptor Cache … Acronyms
SSDC — • Stack Segment Descriptor Cache • System Safety Development Center ( > IEEE Standard Dictionary ) … Acronyms
ESDC — Extra Segment Descriptor Cache … Acronyms von A bis Z
SSDC — [1] Stack Segment Descriptor Cache [2] System Safety Development Center ( > IEEE Standard Dictionary ) … Acronyms von A bis Z
CSDC — abbr. Circuit Switched Digital Capability abbr. Code Segment Descriptor Cache (register) (CS, Intel, CPU) acronym Circuit Switched Digital Capability … United dictionary of abbreviations and acronyms
DSDC — abbr. Data Segment Descriptor Cache (register) (DS, Intel, CPU) … United dictionary of abbreviations and acronyms
ESDC — abbr. Extra Segment Descriptor Cache (register) (ES, Intel, CPU) … United dictionary of abbreviations and acronyms
SSDC — abbr. Stack Segment Descriptor Cache (register) (SS, Intel, CPU) … United dictionary of abbreviations and acronyms
TSSDC — abbr. Task State Segment Descriptor Cache (CPU) … United dictionary of abbreviations and acronyms
x86 — This article is about Intel microprocessor architecture in general. For the 32 bit generation of this architecture which is also called x86 , see IA 32. x86 Designer Intel, AMD Bits 16 bit, 32 bit, and/or 64 bit Introduced 1978 Design … Wikipedia
Unreal mode — Unreal mode, also big real mode, huge real mode, or flat real mode, is a variant of real mode (PE=0), in which one or more data segment registers have been loaded with 32 bit addresses and limits. Contrary to its name, it is not a separate… … Wikipedia
